DIALOG(R)File 352:Derwent

(c) 2000 Derwent Info Ltd. All rts. reserv.

008413767

Image available

WPI Acc No: 1990-300768/199040

Liquid crystal display active matrix substrate - covered with transparent

insulating flattening film, thus enables uniformly oriented liquid

crystal film NoAbstract Dwg 1/3
Patent Assignee: NEC CORP (NIDE)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 2211428 A 19900822 JP 8934022 A 19890213 199040 B

Priority Applications (No Type Date): JP 8934022 A 19890213

Title Terms: LIQUID; CRYSTAL; DISPLAY; ACTIVE; MATRIX; SUBSTRATE; COVER;

TRANSPARENT; INSULATE; FLATTEN; FILM; ENABLE; INIFORM; ORIENT;

LIQUID; CRYSTAL; FILM; NOABSTRACT

Derwent Class: P81; P85; U11; U14

International Patent Class (Additional): G02F-001/13; G09F-009/30;

H01L-021/31; H01L-029/78

File Segment: EPI; EngPI

DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

Image available 03235928

ACTIVE MATRIX SUBSTRATE FOR LIQUID CRYSTAL DISPLAY DEVICE

PUB. NO.:

02-211428 [JP 2211428 A]

PUBLISHED:

August 22, 1990 (19900822)

INVENTOR(s): SAKAMOTO MIKIO

SUMIYOSHI KEN

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

01-034022 [JP 8934022]

FILED:

February 13, 1989 (19890213)

INTL CLASS:

[5] G02F-001/136; G09F-009/30; H01L-021/312; H01L-029/784

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components); 44.9 (COMMUNICATION

-- Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R044 (CHEMISTRY - Photosensitive

Resins); R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS); R119 (CHEMISTRY - Heat Resistant

Resins)

JOURNAL:

Section: P, Section No. 1128, Vol. 14, No. 508, Pg. 38,

November 07, 1990 (19901107)

ABSTRACT

PURPOSE: To obtain the active matrix substrate which allows good liquid crystal display at a high yield by providing a transparent insulating flat film over the entire surface of the substrate.

CONSTITUTION: Active elements consisting of P-Si semiconductor layers 104 and display electrodes 110 thereof as well as matrix wirings, etc., are formed on a glass substrate 101. For example, a coating material film of 1 to 2.mu.m thickness consisting of a silicon dioxide system is applied by spin coating over the entire surface of the substrate and is calcined to form a flattening film 111; thereafter, the surface is rubbed to form an oriented film 112. Steep steps by the wirings, etc., are, therefore, made into the flat surface and the good liquid crystal display is enabled by the smooth oriented film 112. Since the need for strong rubbing is eliminated, the substrate of the high yield having no defects is obtained

⑩日本国特許庁(JP)

(1) 特許出願公開

⑫公開特許公報(A) 平2-211428

®Int. Cl. 5 G 02 F 1/136 G 09 F 9/30 H 01 21/312 L 29/784

庁内整理番号 識別記号

四公開 平成2年(1990)8月22日

7370-2H 500 6422-5C 6810-5F 3 3 8 В

> 3 1 1 Α 8624-5F H 01 L 29/78 審査請求 未請求 請求項の数 1 (全5頁)

液晶表示装置用アクテイプマトリクス基板 の発明の名称

> 顧 平1-34022 ②特 願 平1(1989)2月13日 忽出

明 個発 者 坂

者

明

继

₩

東京都港区芝5丁目33番1号 日本電気株式会社内 東京都港区芝5丁目33番1号

日本電気株式会社内

住 日本電気株式会社 る出 餌 人

東京都港区芝5丁目7番1号

MAC) 理 人 弁理士 内 原

睋

発明の名称

伽発

液晶表示装置用アクティブマトリクス基板

特許請求の範囲

絶縁性器板上に、マトリクス状に形成された弾 膜半導体アクティブ素子、該アクティブ素子に1 対1に接続された表示電極、該表示電極に前記ア クティブ素子を通じ信号を制御および印加するた めのマトリクス配線を少なくとも備えた液晶表示 晶表示装置用アクティブマトリクス差板全面に透 明の絶縁性平坦化膜を設置した事を特徴とする液 品表示装置用アクティブマトリクス基板。

発明の詳細な説明

〔産業上の利用分野〕

本発明は、薄膜半導体を用いたアクティブ素子 を有する液晶表示装置用アクティブマトリクス基

板に関する。

〔従来の技術〕

近年、薄膜トランジスタ(TFT)や薄膜ダイ オード(TFD)等の薄膜半導体を用いたアク ティブ素子を各菌素毎に設け、高函質化を狙った アクティブマトリクス液晶表示装置の開発が活発 である。この様な液晶表示装置は、液晶を2枚の 基板ではさんだ精造で、一方は前記アクティブ素 子をマトリクス状に形成したアクティブマトリク ス基板、他方は例えばガラス基板上全面に透明な 権を形成してなる対向基根から構成されている。 液晶としては通常コントラストの高くとれるTN 型が多く用いられるためアクティブ素子形成用基 級もガラス等の透明基板を利用した透過型液晶表 示装置が開発されている。

アクティブ素子のチャネル領域となる薄膜半導 体材料としては、主にアモルファスシリコン(a - Si) やポリシリコン (p-Si) が使用されてい る。a-Siは、低温で膜形成が可能な事から安価 なガラス基板を使用でき、最近の多くのポケット

特閒平2-211428 (2)

型液晶テレビ等に応用されている。 p - \$1は、 a - \$1より移動度が大きく、また単結晶シリコン。 a - \$1に比べを窓底が鈍く、つまり光に対し非常に安定な、高性能でクティブ素子を実現できる。このため次期高精細液晶表示装置等への適用が期待されているが、まだ安価なガラス基板が使える程の低温で、簡便に大面積形成が可能な技術が熱成していないのが現状である。

この様なP・Siを用いたアクティでを用いたアクテーを正常のションを見られて、 この方法とのでは、 このでは、 こので

法」の明細書中に述べられている。この発明によ れば、第2回に示す様に例えば透明ガラス基板 201上にエポキシまたはポリイミド等の透明な 接着層202によりアクティブ素子が形成された デバイス層を接着し、アクティブマトリクス基板 を構成している。このデバイス層の詳細は以下の 通りである。第2因には示されていないが、単 結晶シリコン基板上に、通常のシリコンIC, LSIプロセスを用い例えば二酸化シリコンから なる無酸化絶縁膜203を形成し、この絶縁膜上 に島状のp-SI半導体層204をマトリクス状に 配列形成した後、ゲート絶縁膜205,ゲート電 極 2 0 6 を順次 p − Si半導体層 2 0 4 上にパター ン形成する。次に、例えばイオン注入等によりソ ース,ドレイン領域をp-Si半導体層204に形 成した後、配線分離用絶縁膜207を形成し、こ の配線分離用絶縁膜207にコンタクトホールを あけ、例えばアルミ配線で信号配線用のドレイン 記録208,ソースコンタクト209をパターン 形成し、TFTとする。表示電極210は例えば

ITOからなる透明電極で、ソースコンタクト 209と接続されて配線分離用絶縁膜上に形成さ ・れる。この場合、特にソースコンタクトは無くて かまわないが、例えば厚さ500人程度の表示電 極210だけでは例えば過常深さが3000人以 上のコンタクトホールを通じてソース領域との接 統の信頼性が無くなる。最後に、この単結晶シリ コン芸板を裏面から選択ポリッシングにより無酸 化絶縁膜203まで研磨し、寝膜のデバイス層と している。周辺駆動回路まで含めたアクティブマ トリクス基板の模式的平面図を第3図に示す。例 えばゲート電極206を水平配線、ドレイン配線 208を垂直記録とするマトリクス配線とp-Si TFT303および表示電極210で各々分離さ れた画衆とから形成されたアクティブマトリクス 素子部の周囲に、周辺駆動回路である例えば単結 晶シリコントランジスタで構成された走査駆動回 路301、信号駆動回路302が設置されてい る。以上の機にして形成されたアクティブマトリ クス基板上に液晶配向膜211を少なくとも表示 電極210上全面に形成し、例えば「TOからなる透明性対向電極212が透明ガラス基板201 全面に形成された対向基板とで、例えばTN型液晶213をはさむ事により液晶表示装置が完成される。

(発明が解決しようとする課題)

 /081-462702408=

特開平2-211428(3)

グしたい表示監督210上は無配向となってしまう。また表示監督210上を良好な配向限ともの限力を設けている。以上の機に従来例において配向限211形成のラビング時において配向において配付をおこしたり、また下下でに損傷を持ちる。以上の悪い構造であった。以上の課題は、する英語板上に直接p-SiT F T を形成したアクティブマトリクス基板においても同様である。

本発明の目的は、この様な従来の欠点を取り除 き、高歩留りで高性能な液晶表示装置用アクティ ブマトリクス基板を提供する事にある。

(課題を解決するための手段)

上記目的を達成するためには、本発明の液晶表示装置用アクティブマトリクス基板は、絶縁性基板上に、マトリクス状に形成された溶膜半導体でクティブ素子、該アクティブ素子に1対1に接続でれた表示電極、該表示電極に前記アクティブ。 された表示電極、該表示電極に前記アクティブ。 された表示電極、該表示電極に前記アクティブ。 ファロ線を少なくとも構成された液晶表示装置用

度から1000人以上が望ましい。この絶縁膜 103上に例えばCVD法によりp-Si半導体層 104を蒸着し、マトリクス状の各箇素毎のTF Tチャネル領域となる様に島状にバターン化す る。続いてp-81半導体層104上に例えば熱酸 化による二酸化シリコンからなるゲート絶疑膜 105, p-Siゲート電極106を通常のシリコ ンICのMOSFETと同等なプロセスで順次形 成、パターン化する。p-\$iゲート電極106は そのままマトリクス配線の例えば水平配線を形成 し、p-SiTFTの開閉制御を行なう。p-Si半 導体層104にソース、ドレイン領域を形成す る例えばイオン注入を行なった後、ゲート電極 106と後のアルミ配線を分離する配線分離用絶 縁膜107を形成し、ソース、ドレイン領域に相 当する部分にコンタクトホールをあける。絶縁膜 107の上に厚さ1μm程度のアルミニウム膜 全面無着後、信号印加配線となるドレイン配線 108およびソースコンタクト109にパターン 化する。その後、ソースコンタクト109のアル アクティブマトリクス基板において、 該液品表示 装置用アクティブマトリクス基板全面に透明の絶 縁性平坦化膜を設置したものである。

(実施例)

以下、本発明の一実施例について図面を参照りて説明する。第1図は本発明の一実施例を説明を説明を説明を説明を説明を説明の一実施の所面図を設置用アクティマの例としている。第1図においての例として安価な過明ガラス状に配列するとはでからなるでマクティンを有力に必要である。また投着層102ド系の透明性接着材である。

以下、デバイス層について詳細に説明する。図示されていないが単結晶シリコン基板上に無酸化法やCVD法等により例えば二酸化シリコンの絶縁膜103を形成する。厚さは特に限定は無いが後で述べるデバイス層を形成するための研磨精

ミニウムと接続された例えばITOからなる透明 の表示電極110を形成し各画素毎にパターン分 離する。この時表示電極110は、ドレイン配線 108,ソースコンタクト109アルミ蒸着前に 形成しておいてもかまわない。またソースコンタ クト109のアルミニウムは特に必要としない事 は従来例に述べた通りである。次に、少なくとも マトリクス状に形成された画素全面に、例えば二 酸化シリコン系数布膜材料(商品名:東京応化型 OCD)あるいはアリカル系樹脂被膜材料(商品 名:日本合成ゴム製JSS-451) 符を1μm ~2μm程度スピンコートで塗布し焼成する事に、 より平坦化膜111を形成する。最後に、従来例 で述べた様に選択ポリッシングを用い、絶縁度 103が露出するまで単結晶シリコン基板を裏面 より研磨し、デバイス層が完成する。平坦化膜 111は、単結晶シリコン基板研磨後のアクティ ブマトリクス基板上に形成する方法でもかまわな W.

以上の様にして形成された本実施例のアクティ

特開平2-211428 (4)

プマトリクス基板においては、平坦化膜によって、マトリクス配線等による 1 μ m 程度の段差が例えば 0.1 ~ 0.2 μ m 程度に軽減される。またマトリクス配線等による段差はフォトリソグラフィにより急峻であるが、平坦化限 1 1 1 ではなめらかな段差の構造となっている。

り、アルミ配線等による急峻な高い段差をなめらかで平坦な表面とすることができ、ラピングにより表示電極部上においてもムラの無い良好な液晶配向限112が形成され、良好な液晶表示を可能とする。また、摩擦力の強いラピングは不必要であり、ラピング時におけるアルミ配線やTFT部へのダメージが少なく欠陥の無い高歩留りな構造となっている。

図面の簡単な説明

第1団は本発明の一実施例を説明するための液晶表示装置用アクティブマトリクス基板の断面団、第2団は従来例を説明するためのアクティブマトリクス液晶表示装置の断面図、第3団は本発明および従来例を説明するための液晶表示装置用アクティブマトリクス基板の模式的平面図である。

101,201…ガラス基板、102,202 …接着層、103,203…絶縁膜、104, 204…p-Si半導体層、105,205…ゲー 厚比、液晶:平坦化膜=5:1で液晶の方に80%以上信号電圧が印加される。このため特に問題は生じないが、できれば平坦化膜111材料の鋳電率は、高いものを選ぶ方が好ましい。こういった材料には、例えば強誘電性のPLZ下系造布材料(商品名:高純度化学製アルコラード)等が有効である。


(発明の効果)


以上説明した様に、本発明の液晶表示装置用 アクティブマトリクス基板によれば、平坦化膜 1 1 のスピンコートという簡単なプロセスによ

ト絶縁膜、106.206…ゲート電極、107, 207…記線分離用絶縁膜、108,208…ド レイン配線、109,209…ソースコンタクト、110,210…表示電極、111…平坦化 膜、112,211…液晶配向膜、212…対向 電極、213…液晶、301…定套駆動回路、 302…信号驅動回路。


代理人 弁理士 内 原 晉

特開平2-211428(5)





第 2 図



第 3 図